PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2000319099 A

(43) Date of publication of application: 21.11.00

(51) Int. CI

C30B 29/36

C30B 25/20

H01L 21/205

H01L 21/28

H01L 29/872

H01L 29/74

H01L 29/749

H01L 29/78

// H01L 29/861

(21) Application number: 11127471

(22) Date of filing: 07.05.99

(71) Applicant:

MATSUNAMI HIROYUKI KIMOTO

TSUNENOBU SHIKUSUON:KK KANSAI ELECTRIC POWER CO

INC:THE MITSUBISHI

CORPSUMITOMO ELECTRIC IND

LTD

(72) Inventor:

MATSUNAMI HIROYUKI KIMOTO TSUNENOBU

SHIOMI HIROSHI

(54) SIC WAFER, SIC SEMICONDUCTOR DEVICE AND PRODUCTION OF SIC WAFER


(57) Abstract:

PROBLEM TO BE SOLVED: To obtain a SiC wafer in which anisotropy in the electron mobility is small and deformation due to lattice mismatching between a SiC substrate and a SiC epitaxial growing layer can be reduced by forming a SiC buffer layer on the SiC substrate having each specified plane orientation and polytype.

SOLUTION: A SiC substrate having the plane orientation of almost (11-20) and 4H polytype or 15R polytype is used. A 4H-SiC(11-20) substrate 2 is obtd., for example, by growing an ingot by an improved Rayleigh method on a 4H-SiC(000-1) plane, slicing the ingot parallel to the growing direction, and polishing the surfaces into mirror faces. The thickness of the substrate 2 is specified to 150 to 400 μm . A buffer layer 4 and an active layer 6 are to be epitaxially grown by a chemical vapor phase deposition method. Practically, after the substrate 2 is subjected to vapor phase etching with a HCI/H gas, the substrate 2 is heated and a source gas (e.g. silane and propane) is introduced to grow a buffer layer 4 (to 0.3 to 15 μm thickness) and an active layer 6

(to 5 to 80 μ m thickness).

COPYRIGHT: (C)2000,JPO



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2000-319099 (P2000-319099A)

(43)公開日 平成12年11月21日(2000.11.21)


(51) Int.Cl. ⁷		識別記号			F I			テーマコード(参考)		
C 3 0 B	29/36			C 3 (ЭΒ	29/36		Α	4G077	
	25/20					25/20			4 M 1 0 4	
H01L	21/205			H 0	l L	21/205			5 F O O 5	
	21/28	301				21/28		301F	5 F 0 4 0	
	29/872					29/48		D	5 F O 4 5	
		¥	查 蔚求	未請求	請求	項の数13	OL	(全 14 頁)	最終頁に続く	
(21)出願番号		特顧平11-127471		(71)出願人 596065027						
						松波	弘之			
(22)出顧日		平成11年5月7日(1999.5.7)		京都府八幡市西山足立1-				9		
					(71)出顧人 59901482			8		
						木本	恒锡			
						京都府. 605	京都市	伏見区桃山町	松平筑前 1 -39	
				(71)	人酸出	599012	835			
						株式会	社シク.	スオン		
						京都府	京都市	東山区下河原	通八坂鳥居前下	
						ル下河	原町46	3番地の1 2	プレーシイ京都	
						東山70	7号			
									最終頁に続く	

(54) 【発明の名称】 SiCウエハ、SiC半導体デパイス、および、SiCウエハの製造方法

(57) 【要約】

【課題】 電子移動度の異方性が小さく且つSiC基板とSiCエピタキシャル成長層との格子不整合による歪みを緩和できるSiCウエハ、これを備えた半導体デバイス、およびSiCウエハの製造方法の提供。

【解決手段】 面方位がほぼ (11-20) であり、4 H型ポリタイプまたは15R型ポリタイプのSiC基板 2と、SiC基板 2上に形成されたSiCからなるバッファ層4と、を備える。



【特許請求の範囲】

【請求項1】 面方位がほぼ (11-20) であり、4 H型ポリタイプまたは15R型ポリタイプのSiC基板 と、

前記SiC基板上に形成されたSiCからなるバッファ 層と、

を備えることを特徴とするSiCウエハ。

【請求項2】 前記バッファ層は、厚さが 0.3μ m以上 15μ m以下であることを特徴とする請求項1記載のSiCウエハ。

【請求項3】 前記バッファ層は、窒素、リン、アルミニウム、またはボロンのうちの少なくとも1つを不純物として含み、

前記バッファ層における前記不純物の密度は、 2×10^{15} c m⁻³以上 3×10^{19} c m⁻³以下であることを特徴とする請求項1または請求項2記載のSi C ウェハ。

【請求項4】 前記バッファ層における前記不純物の密度は、前記SiC基板中の不純物の密度よりも低いことを特徴とする請求項3記載のSiCウエハ。

【請求項5】 前記バッファ層上に、SiCからなる活 20 性層をさらに備えることを特徴とする請求項1~請求項 4記載のSiCウエハ。

【請求項6】 前記バッファ層における前記不純物の密度は、前記SiC基板との界面から前記SiCからなる活性層との界面に向けて減少していることを特徴とする請求項5記載のSiCウエハ。

【請求項7】 請求項5または請求項6記載のSiCウエハを備えたSiC半導体デバイス。

【請求項8】 前記SiCからなる活性層の表面に金属層が設けられ、前記活性層と前記金属層によってショットキー障壁が形成されていることを特徴とする請求項7記載のSiC半導体デバイス。

【請求項9】 エピタキシャル成長またはイオン注入によって形成されたpn接合を有することを特徴とする請求項7記載のSiC半導体デバイス。

【請求項10】 熱酸化または化学気相堆積法で形成された酸化膜をゲート絶縁膜として有することを特徴とする請求項7記載のSiC半導体デバイス。

【請求項11】 熱酸化または化学気相堆積法で形成された酸化膜を表面保護膜の一部として有することを特徴 40とする請求項7記載のSiC半導体デバイス。

【請求項12】 面方位がほぼ(11-20)であると 共に4H型ポリタイプまたは15R型ポリタイプのSi C基板上に、SiCからなるパッファ層を成長させるこ とを特徴とするSiCウエハの製造方法。

【請求項13】 前記パッファ層上に、SiCからなる 活性層をさらに成長させることを特徴とする請求項12 記載のSiCウエハの製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体電子部品に適したSiCウエハ、これを備えたSiC半導体デバイス、およびSiCウエハの製造方法に関するものである。

[0002]

【従来の技術】近年、炭化珪素(SiC)あるいは窒化ガリウム(GaN)等の軽元素で構成される化合物半導体の研究が盛んである。かかる化合物半導体は、軽元素で構成されているため結合エネルギーが強く、その結果、エネルギーの禁制帯幅(バンドギャップ)、絶縁破壊電界、熱伝導度が大きいことが特徴である。そして、このワイドバンドギャップの特徴を活かして、高効率・高耐圧パワーデバイス、高周波パワーデバイス、高温動作デバイス、あるいは青色から紫外発光デバイス用の材料として注目を集めている。しかしながら、結合エネルギーが強いため、これらの化合物は、大気圧では高温にしても融解せず、シリコン(Si)など他の半導体で用いられる融液の再結晶化によるバルク結晶の育成が困難である。

【0003】例えばSiCを半導体材料として使用する ためには、ある程度の大きさを有する高品質な単結晶を 得る必要がある。このため従来は、アチソン法と呼ばれ る化学反応を利用する方法、レーリー法と呼ばれる昇華 再結晶法を利用する方法によりSiC単結晶の小片を得 ていた。最近は、これらの方法によって作製された炭化 珪素の単結晶を基板として用い、この上に昇華再結晶化 させる改良レーリー法によってSiCインゴットを育成 し、このSiCインゴットをスライス、鏡面研磨したS i C基板が製造されるようになった。そして、その基板 上に気相エピタキシャル成長法または液相エピタキシャ ル成長法によって目的規模のSiC単結晶を成長させる ことにより、不純物密度と膜厚を制御した活性層が形成 され、これを用いてpn接合ダイオード、ショットキー ダイオードや各種のトランジスタなどのSiC半導体デ バイスが作製されていた。

【0004】しかしながら、上記方法の内、アチソン法は珪石とコークスの混合物を電気炉で熱し、自然発生的な核形成によって結晶を析出させるので、不純物が多く、得られる結晶の形および結晶面の制御が困難である。また、レーリー法では自然核発生的な核形成によって結晶が成長するので、結晶の形および結晶面の制御が困難である。改良レーリー法では例えば特公昭第59-48792号公報記載の発明では、単一の結晶多形で成る大型のSiCインゴットが得られている。しかし、かかるインゴットには、マイクロパイプという大型の欠陥(<0001>軸方向に貫通する小孔)が通常1~50cm-2程度の密度で含まれている。また、c軸方向にバーガースベクトルを持つらせん転位が103~104cm-2程度存在する。

50 【0005】通常は、SiC {0001} 面、あるいは

この面から3~8度のオフ角度を設けた基板がエピタキ シャル成長に使われる。この時、基板に存在するマイク ロパイプ欠陥やらせん転位の大半がSiCエピタキシャ ル成長層に貫通すること、およびエピタキシャル成長層 を用いて作製したSiCデバイスがマイクロパイプ欠陥 を含むとデバイス特性が著しく悪化することが知られて いる。したがって、マイクロパイプ欠陥は大容量(大電 流、高耐圧)SiC半導体デバイスを高い歩留まりで製 造するときの最大の障壁となっている。また、通常用い られるSiС {0001} 面、あるいはこの面から数度 のオフ角度を有するSiC基板を用いてSiCのホモエ ピタキシャル成長を行うと、結晶表面における原子ステ ップの集合合体(ステップバンチング)現象が起こり易 い。このステップバンチングの度合いが大きくなるとS i Cエピタキシャル成長層の表面粗さが増大し、金属-酸化膜-半導体(MOS)界面の平坦性が悪化するの で、MOS型電界効果トランジスタ (MOSFET) の反 転層チャネル移動度が低下する。また、pn接合、ショ ットキー障壁界面の平坦性が悪化して接合界面における 電界集中が発生し、耐圧の低下、漏れ電流の増大などの 20 問題を引き起こす。

【0006】SiCには多数の結晶多形が存在するが、この中で4H型ポリタイプ(4H-SiC)が高い移動度を有し、ドナーやアクセプタのイオン化エネルギーも小さいことから、SiC半導体デバイス作製に最適なSiCポリタイプであると考えられている。しかしながら、4H-SiC $\{0001\}$ 面、あるいはこの面から3~8度のオフ角度を設けた基板上のエピタキシャル成長層を用いてMOSFETを作製すると、チャネル移動度が1~10cm²/Vs程度と非常に小さく、高性能トランジスタを実現できない。

【0007】これらの問題を解決するために、特許公報第2804860号ではSiCの(0001)面以外の面、例えば(1-100)面等を持った種結晶を用いて改良レーリー法による成長を行うことで、マイクロパイプ数の少ないSiCインゴットを得ている。しかしながら、SiC(1-100)面上にエピタキシャル成長を行うと、成長時に積層欠陥が発生しやすく、半導体デバイス作製に十分な高品質SiC単結晶を得るのが困難である。

【0008】また、近年、SiC(1-100)基板の他に、6H型ポリタイプのSiC(11-20)基板を用いてSiCウエハを作製する研究もなされている。そして、かかる6H型ポリタイプのSiC(11-20)基板を用いれば、<0001>軸方向に伸びるマイクロパイプやらせん転位は基板上のエピタキシャル層に到達しないため、当該エピタキシャル層内のマイクロパイプ欠陥を低減することができる。

[0009]

【発明が解決しようとする課題】しかし、上記6H型ポ 50 長時間およびコストの低減を図ることができる。

リタイプのSiC(11-20)基板を用いたSiCウエハには、次のような問題があった。すなわち、従来のSiC(11-20)基板上にSiCエピタキシャル層を成長させると、SiCエピタキシャル成長とSiC基板との界面に格子不整合による歪みが発生してしまう。そして、この歪みはエピタキシャル成長層の結晶性に悪影響を与え、高品質のSiCエピタキシャル成長層を作製することが困難になる。

【0010】また、6 H型ポリタイプの6 H- S i C (11-20) 基板を用いてデバイスを作製すると、電子移動度の異方性が問題となる。詳しくは、6 H- S i C 結晶中では<0001>軸方向の電子移動度が<1-100>、<11-20>方向の移動度の20~30%程度と小さいために、6 H- S i C (11-20) 面上の成長層では、面内の電気伝導に3~5 倍の異方性が生じてしまう。

【0011】本発明は、かかる事情に鑑みてなされたものでり、半導体デバイスとして使用した場合に電子移動度の異方性が小さく、かつ、SiC基板とSiCエピタキシャル成長層との格子不整合による歪みを緩和できるSiCウエハ、これを備えた半導体デバイス、およびSiCウエハの製造方法を提供することを目的とする。【0012】

【課題を解決するための手段】上記課題を解決するために、本発明のSiCウエハは、面方位がほぼ(11-20)であり、4H型ポリタイプまたは15R型ポリタイプのSiC基板と、SiC基板上に形成されたSiCからなるバッファ層と、を備えることを特徴とする。

【0013】本発明に係るSiCウエハによれば、面方位がほぼ(11-20)のSiC基板を用いるため、本発明のSiCウエハ上にSiCの活性層をエピタキシャル成長させても、SiC基板の<0001>軸方向に伸びるマイクロパイプやらせん転位は活性層には到達しない。また、6H型ポリタイプのSiC基板と比較して電子移動度の異方性が小さい4H型ポリタイプまたは15R型ポリタイプの基板を用いるため、SiCウエハ上に成長させた活性層における電子移動度の異方性が低減される。さらに、SiC基板上にSiCからなるバッファ層が形成されているため、本発明のSiCウエハ上にSiC活性層を成長させた場合に、SiC基板とSiC活性層との格子不整合による歪みが当該SiC活性層に発生する事態を防止することができる。

【0014】また、バッファ層は、厚さが 0.3μ m以上 15μ m以下であることが好ましい。本発明者らの鋭意研究により、本発明のバッファ層上にSiC6 任程層を成長させ、さらに当該バッファ層の厚さを 0.3μ m以上にした場合に、格子不整合に基づく歪みを効果的に低減でき、SiC6 性層の結晶性を良好にすることが見出された。また、バッファ層を 15μ m以下にすれば、成長時間およびコストの低減を図ることができる。

【0015】さらに、バッファ層は、窒素、リン、アル ミニウム、またはポロンのうちの少なくとも1つを不純 物として含み、バッファ層における不純物の密度は、2 ×10¹⁵ c m⁻³以上3×10¹⁹ c m⁻³以下であることが 好ましい。バッファ層に含まれる不純物密度をこのよう な範囲にするのは、不純物密度が2×1015cm-3未満 のときは格子不整合に基づく歪み緩和の効果が薄れ、3 ×10¹⁹ c m⁻³よりも大きいときは、高濃度ドーピング によりバッファ層自体の結晶性が劣化するためである。

【0016】また、バッファ層における上記不純物の密 度は、SiC基板中の不純物の密度よりも低いことが好 ましい。バッファ層の不純物密度をこのようにすること で、SiCウエハ上にSiC活性層を形成した場合に、 SiCウエハ、パッファ層、SiC活性層の順に不純物 密度を徐々に少なくすることができる。

【0017】また、本発明のSiCウエハは、バッファ 層上に、SiCからなる活性層をさらに備えることを特 徴とする。さらに、この場合に、バッファ層における不 純物の密度をSiC基板との界面からSiC活性層との 界面に向けて減少させることが好ましい。

【0018】本発明のSiC半導体デバイスは、上述の SiCウエハを備えることを特徴とする。上述のように SiCウエハは、電子移動度の異方性が小さく且つSi C基板とSiC活性層との格子不整合による歪みが殆ど 発生しないため、かかる半導体デバイスは高品質なもの となる。

【0019】本発明のSiC半導体デバイスは、表面に SiC活性層と金属層とによるショットキー障壁や、エ ピタキシャル成長またはイオン注入によって形成された pn接合を有してもよい。さらに、熱酸化または化学気 30 相堆積法で形成された酸化膜をゲート絶縁膜として有し たり、熱酸化または化学気相堆積法で形成された酸化膜 を表面保護膜の一部として有してもよい。

【0020】本発明のSiCウエハの製造方法は、面方 位がほぼ(11-20)であると共に4H型ポリタイプ または15R型ポリタイプのSiC基板上に、SiCか らなるバッファ層を成長させることを特徴とする。ま た、バッファ層上に、SiCからなる活性層をさらに成 長させてもよい。

[0021]

【発明の実施の形態】以下、添付図面を参照して、本発 明に係るSiCウエハ、SiC半導体デバイス、および SiСウエハの製造方法の好適な実施形態について詳細 に説明する。尚、同一要素には同一符号を用いるものと し、重複する説明は省略する。また、実施形態および実 施例の説明で結晶の格子方向および格子面を使用する場 合があるが、ここで、格子方向及び格子面の記号の説明 をしておく。個別方位は[]、集合方位は<>、個別面 は ()、集合面は {} でそれぞれ示すことにする。ま た、負の指数については、結晶学上、"ー"(バー)を 50 ヶ層4に含ませる不純物は、窒素、リン、アルミニウ

数字の上に付けることになっているが、明細書作成の都 合上、数字の前に負号を付けることにする。

【0022】図1は、本実施形態のSiCウエハ1の側

面図である。SiCウエハ1は、4H型ポリタイプ ("H"は六方晶系、"4"は原子積層が4層で一周期 となる結晶構造を意味する)の4H-SiC(11-2 0) 基板2と、当該SiC(11-20) 基板2上に形 成されたSiCからなるバッファ層4と、当該バッファ 層4上に形成されたデバイス作製用のSiCからなる活 性層6と、から構成されている。なお、4H-SiC (11-20) 基板2の面方位は、(11-20) から 多少傾けてたものとしてもよい。また、各層2~6は、 全てn型である。

【0023】次に、本実施形態のSiCウエハ1の製造 方法を説明する。 4H-SiC (11-20) 基板2 は、例えば4H-SiC(000-1)面上に改良レー リー法によって成長したインゴットを成長方向に平行に スライスし、鏡面研磨することによって作製する。この とき、4H-SiC(11-20)基板2の厚さは、約 150μ m~約 400μ mの範囲にすることが好まし い。また、実効ドナー密度は、約5×10¹⁷ c m-3~約 5×10¹⁹ c m⁻³の範囲にすることが好ましい。

【0024】次いで、4H-SiC (11-20) 基板 2を鏡面仕上げして、その後、膜厚や不純物ドーピング の制御性、成長層の表面平坦性に優れた化学気相堆積 (CVD)法によりバッファ層4および活性層6をエピタ キシャル成長させる。具体的には、まず、4H-SiC (11-20) 基板2を有機溶媒、王水、フッ酸などで 洗浄した後、脱イオン水でリンスしてSiC膜で被覆さ れたグラファイト製サセプタに設置し、CVD成長装置 にセットする。CVD成長には水素(H2)をキャリヤ ガスとする常圧の横形CVD装置を用い、サセプタの加 熱は高周波誘導加熱により行う。4H-SiC(11-20) 基板2を反応炉内に設置した後、ガス置換と高真 空排気を数回繰り返し、H2キャリヤガスを導入してC VD成長プログラムに入る。

【0025】まず、約1300℃でHC1/H2ガスに よる気相エッチングを行った後、4H-SiC(11-20) 基板 2 を約 1 5 0 0 ℃に昇温し、原料ガス (シラ ン:SiH4、プロパン:C3H8など)を導入してバッフ ァ層4および活性層6の成長を開始する。CVD成長で は、実効ドナー密度約1016cm-3~約1019cm-3の n型SiCバッファ層4を約0. 3μm~約15μm成 長した後、実効ドナー密度約10¹⁴ c m⁻³~約10¹⁶ c m-3のn型活性層 6 を約 5 μm~約 80μm成長さ せる。なお、成長中に窒素ガスを添加することで、n型 伝導性制御を行う。

【0026】また、バッファ層4の厚さは、特に、0. $3 \mu m$ 以上 $15 \mu m$ 以下にするとよい。さらに、バッフ

ム、またはポロンのうちの何れかであることが好まし い。また、パッファ層4における不純物密度は、4H-SiC(11-20) 基板2との界面から活性層6との 界面に向けて徐々に減少することが好ましい。

【0027】続いて、図2を参照して、本実施形態のS i Cウエハ1の効果を説明する。通常、SiC基板には マイクロパイプやらせん転位が存在するが、図2に示す ように、マイクロパイプなどはSiC基板の<0001 >軸方向に伸びる。しかし、本実施形態のSiCウエハ 1では面方位が(11-20)のSiC基板を用いてい 10 るため、マイクロパイプ(一点鎖線で示す)8やらせん 転位(破線で示す)10は活性層6に殆ど到達しない。 このため、活性層6は欠陥が少なく平坦性の優れたもの となる。

【0028】また、本実施形態では、6H型ポリタイプ のSiC基板等と比較して電子移動度の異方性が小さい 4H型ポリタイプの基板を用いるため、SiCウエハ1 上に成長させた活性層6における電子移動度の異方性が 低減される。また、異種ポリタイプの混入も完全に防止 される。さらに、SiC基板2上にSiCからなるバッ ファ層4が形成されているため、SiC基板2とSiC 活性層6との格子不整合による歪みが活性層6に発生す る事態を防止することができる。

【0029】また、本発明者らの鋭意研究により、バッ ファ層4の厚さを0.3 m以上にすることで格子不整 合に基づく歪みを効果的に低減でき、活性層6の結晶性 を良好にすることが見出された。一方、バッファ層4を 15μm以下にすれば、成長時間およびコストの低減を 図ることができる。

【0030】さらに、バッファ層4に含ませる不純物の 密度は、2×10¹⁵ c m⁻³以上3×10¹⁹ c m⁻³以下に することが好ましい。バッファ層4に含まれる不純物密 度をこのような範囲にするのは、不純物密度が2×10 15 c m-3未満のときは格子不整合に基づく歪み緩和の効 果が薄れ、3×10¹⁹ c m⁻³よりも大きいときは、高濃 度ドーピングによりバッファ層4自体の結晶性が劣化す るためである。

【0031】なお、本実施形態では、4H型ポリタイプ のSiC基板を用いたが、この他、15R型ポリタイプ ("R"は菱面体系、"15"は原子積層が15層で一 周期となる結晶構造を意味する)の15R-SiC(1 1-20) 基板を用いても、SiCウエハ上に成長させ た活性層は、マイクロパイプやらせん転位が存在せず、 非常に平坦性に優れたものとなる。

【0032】また、本実施形態のSiCウエハ1を用い て、種々のSiC半導体デバイスを製造することができ る。たとえば、かかるSiC半導体デバイスは、表面に 金属/SiCのショットキー障壁や、エピタキシャル成 長またはイオン注入によって形成されたpn接合を有す るように構成することができる。さらに、熱酸化または 50 サセプタに設置し、CVD成長装置にセットした。そし

化学気相堆積法で形成された酸化膜をゲート絶縁膜とし て有したり、熱酸化または化学気相堆積法で形成された 酸化膜を表面保護膜の一部として有するように構成して もよい。

【0033】上述のように、SiCウエハ1は電子移動 度の異方性が小さく且つSiC基板2とSiC活性層6 との格子不整合による歪みが殆ど発生しないため、この ような半導体デバイスは高品質なものとなる。より詳し くは、特に活性層6の表面平坦性が優れているので、エ ピタキシャル成長によって形成したpn接合やエピタキ シャル成長表面に形成したショットキー障壁界面での電 界集中が大幅に低減され、デバイスの高耐圧化が容易と なる。 さらに、SiC (11-20) はSiC (000 1) 面より単位面積あたりの原子結合ボンド数が少ない ので、酸化膜/SiCのMOS界面における界面準位が 低減されて高品質なMOS界面を作製でき、高性能MO S型トランジスタを実現できる。

[0034]

【実施例】以下、上記実施形態の実施例を説明する。但 し、本発明は、実施例に限定されるものではない。

【0035】 [実施例1] 図1を参照して、実施例1を 説明する。本実施例では、SiC基板からSiC活性層 へのマイクロパイプやらせん転位の貫通、および活性層 6の表面の平坦性を調べるために、n型4H-SiC

(11-20) 基板2上に化学気相堆積(CVD)法によ りn型の活性層6を成長した。比較のために、4H-S iC(1-100)、および(0001)8度オフ(< 11-20>方向)を面方向とする基板にも同時に活性 層を成長させて評価した。4H-SiC(11-2

0)、(1-100)基板は、4H-SiC(000-1) 面上に改良レーリー法によって成長したインゴット を成長方向に平行にスライスし、鏡面研磨することによ って作製した。基板は全てn型で、ショットキー障壁の 容量-電圧特性から求めた実効ドナー密度は1×10¹⁸ cm⁻³~2×10¹⁸cm⁻³で、厚さは約380μmであ った。

【0036】これらの基板を溶融水酸化カリウム(KO H) で500℃、10分の条件でエッチングした結果、 いずれもマイクロパイプ密度12cm-2~28cm-2、 らせん転位密度 5×10³ c m⁻²~2×10⁴ c m⁻²程度 の欠陥が存在することが分かった。ただし、(11-2 0)、(1-100)面については、基板端部に約80 度の斜め研磨を行なって(0001)面から約10度傾 いた面を出し、この面をエッチング後に観察して欠陥密 度を見積もった。

【0037】次に、KOHエッチングを行った基板を再 研磨し、鏡面仕上げをしてCVD成長を行った。これら の基板を有機溶媒、王水、フッ酸で洗浄した後、脱イオ ン水でリンスしてSiC膜で被覆されたグラファイト製

て、ガス置換と高真空排気を数回繰り返した後、 H_2 キャリヤガスを導入してCVD成長プログラムに入った。 【0038】まず、1300℃でHCI/ H_2 ガスによる気相エッチングを行った後、1500℃に昇温し、原料ガス(シラン: SiH4、プロパン: C3H8など)を導入して成長を開始した。CVD成長では、実効ドナー密度 $3\times10^{17}\,\mathrm{cm}^{-3}\sim4\times10^{17}\,\mathrm{cm}^{-3}$ のn型SiCバッファ層を 4.6μ m成長させた後、実効ドナー密度 $1\times10^{16}\,\mathrm{cm}^{-3}\sim2\times10^{16}\,\mathrm{cm}^{-3}$ のn型括性層を 12μ m成長させた。このときの主な成長条件は下記の通りである。なお、一般に、 (0001) 面と (11-20) 面では不純物の取り込み効率が違うので、基板の面方位によってドーピングガス流量を調整するのが好ましい。

パッファ暦: SiH4流量 0.30sccm C3H8流量 0.20sccm N2流量 6x10⁻² sccm H2流量 3.0slm 基板温度 1500で

基板温度 1500℃ 成長時間 110分

活性層: SiH4流量

SiH4流量 0.50sccm C3H8流量 0.50sccm N2流量 2x10⁻² sccm H2流量 3.0slm 基板温度 1500℃ 成長時間 180分

【0039】エピタキシャル成長させた活性層6の表面 を微分干渉光学顕微鏡で観察したところ、4H(11-20) および(0001) 8度オフ基板上では鏡面が得 られたが、4H(1-100) 基板上では部分的に<1 1-20>方向に走る筋状の凹凸や溝が観測された。こ の4H(1-100) 面上の筋状の欠陥は、6H(1-100) 面上の成長層でも観察され、成長前の基板表面 処理法の最適化や過飽和度の低い成長条件 (例えば低い 原料ガス流量)でCVD成長を行うと、この筋状欠陥の 発生がやや低減されるが、完全に無くすことはできなか った。また、15mm×20mmの大きさの基板上の活 性層表面を観察して表面欠陥(転位などの構造欠陥とは 必ずしも一致しない)の密度を見積もったところ、4H (11-20) 基板では4×10² c m⁻²、 (1-10 0) 基板では8×10³ c m⁻²、(0001) 8度オフ 基板では2×10³ c m⁻²であり、4H(11-20) 基板上の活性層が最も優れていた。

【0040】図3は、原子間力顕微鏡(AFM)観察を行い、その表面形状プロファイルを測定した結果を示すグラフである。(1-100)基板上に形成した活性層の表面は、前述の深い溝(深さ約100~300nm)が無い領域を選んでも、図3(b)に示されているように凹凸が激しくなっている。また、図3(c)より、

(0001) 8度オフ基板上に形成した活性層の表面には、原子ステップの集合合体 (ステップパンチング) に起因する階段状の凹凸が存在することが分かった。これに対して、4 H (11-20) 基板上に形成した活性層では、図3(a) に示されているように、溝、ヒロック、ステップ等が全く観測されず、非常に平坦性のよい表面が得られた。また、 $2\mu m \times 2\mu m$ の範囲をAFM観察したときの表面粗さの二乗平均(Rms)は(11-20) 基板上に形成した活性層で0.18 nm、(1-100) 基板上で6.4 nm、(0001) 8度オフ基板上で0.24 nmとなり、(11-20) 基板上に成長させた活性層が最も優れていた。

10

【0041】次に、成長した試料を溶融KOHでエッチ ングして、活性層6中の構造欠陥を調べた。(000 1) 8度オフ基板上の活性層では、マイクロパイプ密度 が18cm⁻²、らせん転位密度8×10³cm⁻²とな り、成長前の基板の値とほぼ同じであり、エッチングに より生じたピットの位置も成長前とよく一致していた。 (1-100) 基板上の活性層をエッチングすると、多 20 角形のピットが多数 (1×105 c m-2) 見られた他 に、活性層の表面に現れた筋状の欠陥がさらに深くなっ た。この筋状の溝は必ず<11-20>方向に伸びてい ることから、積層欠陥に起因すると考えられる。この溶 融KOHによって深くエッチングされた溝の数は、成長 前の(1-100) 基板では3~8 c m-1 であったのに 対し、成長後には30~200cm-1と増大していた。 したがって、(1-100)基板上に活性層を成長させ る場合は、CVD成長によって新たに積層欠陥が発生す るものと考えられる。

【0042】これに対して、(11-20)基板上に成 長した活性層を溶融KOHでエッチングすると、転位を 反映する三角形状ピットの密度が2×103cm-2程 度、積層欠陥密度は5cm⁻¹以下と小さかった。また、 この試料を斜め研磨した面をエッチングして見積もった マイクロパイプ密度は1 c m-2未満、らせん転位密度も 100cm⁻²未満であることが分かった。すなわち、4 H-SiC(11-20)基板を用いることによって、 基板からのマイクロパイプ、らせん転位の貫通を大幅に 抑制し、積層欠陥も極めて少ない高品質SiCエピタキ シャル結晶の作製が可能となる。これは、上述のよう に、マイクロパイプやらせん転位が主としてSiC結晶 の<001>方向に伸びる(図2参照)ため、この方 位と平行な結晶面である(11-20)面を用いれば、 SiC基板中に存在するマイクロパイプなどがこの上の 活性層に引き継がれないためである。なお、15R-S iC(11-20) 基板上の活性層をエピタキシャル成 長させた場合も、当該活性層は非常に平坦性に優れたも のとなり、マイクロパイプやらせん転位の貫通はほとん ど無かった。

50 【0043】 [実施例2] 本実施例では、バッファ層が

に見られた。

11

活性層に及ぼす影響を調べるために、n型4H-S i C (11-20) 基板上に様々な厚さのn型4H-S i C i ツファ層を形成した後、活性層となる高純度厚膜エピタキシャル成長層を形成してその結晶性を評価した。用いたS i C 基板 2 は、改良レーリー法によって4H-S i C (11-20) 種結晶上に成長させた4H-S i C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C 1 C

【0044】 このSi C基板 2上にドナー密度 4×10 17 c $m^{-3} \sim 5 \times 10^{17}$ c m^{-3} 0 n 2 2 H H - Si C 2 C 2 C 2 M で 2 E を形成した後、高純度 n 2 2 H - Si C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C 2 C

パッファ層: SiB4

SiH4流量 0.30sccm C3H8流量 0.20sccm

N2流量 9x10⁻² sccm

H2流量 3.0slm 基板温度 1560°C

成長時間 3分~520分

活性層:

SiH4流量 0.50sccm

C3H8流量 0.66sccm

N2流量 6x10⁻³ sccm

H2流量 3.0slm

基板温度 1560℃

成長時間 360分

【0045】図4は、様々な厚さのバッファ層を持つSiCウエハの活性層6のX線回折のロッキングカーブ測定から求めた回折ピークの半値幅(FWHM)のバッファ層膜厚依存性を示すグラフである。X線回折には、Ge単結晶(400)回折を利用した5結晶X線回折を用い、SiC(11-20)回折ピーク(2θ =60.05度)の半値幅で試料の結晶性を評価した。なお、成長前の4H-SiC(11-20)基板を測定して得られた回折ピークの半値幅は $32\sim38$ arcsec(平均35 arcsec)であった。

【0046】パッファ層を用いずに基板上に直接高純度 n型SiC層($24\mu m$)を成長したSiCウエハの活性B6では、X線ロッキングカーブの半値幅が52 arcs ecとなり、SiC基板2より悪化した(図4中、四角印

で示す)。この問題は、n型パッファ層を導入することにより改善できた。すなわち、パッファ層厚さが0.1 μ mの場合は、まだ基板より若干悪い半値幅(43 arcs ec)が得られたが、パッファ層の厚さが0.3 μ m以上の場合は、基板より小さい半値幅が得られ、エピタキシャル成長によって結晶性が改善されていることが分かった。特に、パッファ層の厚さが1.2 μ m程度以上では、半値幅が21 arcsecでほぼ一定になった。溶融KOHエッチングによって(11-20)面上の転位密度を評価すると、基板で 6×10^4 c m $^{-2}$ 、バッファ層なしで成長した活性層では 2×10^5 c m $^{-2}$ 、2 μ m以上のパッファ層を設けた活性層では 3×10^3 c m $^{-2}\sim6$

103cm-2となり、やはりバッファ層の効果が明らか

12

【0047】このように、バッファ層が高品質SiCエピタキシャル成長層の作製に有効である理由は、高濃度に不純物ドーピングされたSiC基板と低濃度ドーピングされた高純度SiC活性層の間に存在する格子不整合に起因する歪みがバッファ層によって緩和されるためであると考えられる。一般に、 10^{18} cm $^{-3}$ 程度以上の不純物を含むSiC結晶では、その不純物の種類によってSiC結晶の格子定数が増大、あるいは減少し、しかもこの格子定数増減の割合は、(11-20) 面上の方が $\{0001\}$ 面上の場合より大きい。したがって、4H-SiC(11-20) 基板上にエピタキシャル成長を行う場合には、基板とその上に形成するデバイス作製用活性層の不純物密度の中間の値となる不純物密度を有するSiCバッファ層を設けて格子不整合に起因する格子歪みを緩和することが効果的である。

30 【0048】通常、縦形のパワーデバイスを作製する際には、基板の抵抗を小さくするために不純物(ドナーあるいはアクセプタ)を高濃度にドーピングした基板が用いられるので、この基板の不純物密度より低く、かつ活性層の不純物密度より高いドーピングを行ったSiCバッファ層を設けるのがよい。なお、上記の実施例では窒素(N)ドープn型SiCを用いたが、リン(P)ドープn型SiC、アルミ(A1)、およびホウ素(B)ドープp型SiCを用いて実験を行ったところ、バッファ層の同様な効果が見られた。また、15R-SiC(1401-20)基板を用いても、同様の効果を得ることができた。

【0049】 [実施例3] 本実施例では、バッファ層4の膜厚を一定(3μ m)にして、バッファ層4内の不純物密度を変化させてその効果を調べた。基板には、10mm×15mmの大きさのn型15R-SiC(11-20)基板を使用し、実効ドナー密度は 5×10^{18} cm $^{-3}$ 、厚さは 350μ mとした。そして、このSiC基板上に、図5(a)~(c)に示す窒素ドナー密度分布を持つ厚さ 3μ mのバッファ層4を形成した後、ドナー密 50度 5×10^{14} cm $^{-3}$ 、厚さ3 2μ mの高純度n型15R-

14

SiC活性層 6 をエピタキシャル成長させた。また、比較のために、図5 (d) のように、バッファ層 4 なしの SiCウエハ (以下、「試料 (d)」と称する) も作製 した。図5 (a) に示す SiCウエハ (試料 (a)) では、バッファ層内のドナー密度が 5×10^{17} cm⁻³でー*

*定であるのに対し、図5 (b)に示すSiCウエハ(試料(b))では階段的に、図5 (c)に示すSiCウエハ(試料(c))では傾斜的にドナー密度を変化させた。主な成長条件は下記の通りである。

パッファ層:

SiH4流量

0. 15sccm 0. 10sccm

C3H8流量 N2流量

2x10⁻³~0.3sccm(試料により異なる)

H2流量

3.0slm

基板温度

1550℃ 150/)

成長時間

100/3

活性層: S

SiE4流量 0.50sccm

C3H8流量

0.66sccm

N2流量

7x10-4 sccm

H2流量

3.0slm

基板温度

1550℃

成長時間

4805)

【0050】図6は、これらの試料(a)~(d)について、実施例2と同様にX線回折のロッキングカープを測定した結果を示す。バッファ層なしの試料(d)では、活性層と基板との格子不整合の影響で活性層のモザイク度が増大し、ロッキングカーブの半値幅が86arcsecと基板(43arcsec)より大きくなっている。これに対し、ドーピング密度一定のバッファ層を有する試料

(a)では、半値幅が35 arcsecとなり、基板より結晶性が改善されている。さらに、バッファ層内部でドナー密度を徐々に減少させた試料(b)、(c)では半値幅が28~31 arcsecとなり、試料(a)より若干よい結果が得られた。このように、SiC基板2から活性層6にかけて不純物密度を徐々に減少させたバッファ層4を設けることが最も有効であることが明らかになった。なお、バッファ層4内部の不純物密度分布として階段状に減少させる場合と連続的に(直線的に)変化させる場合では、特に大きな差異は認められなかった。

【0051】 [実施例4] 本実施例では、4H-SiC(11-20)基板および(0001)8度オフ基板を使用したSiCウエハを用いて、図7に示す高耐圧ダイオードを作製した。SiC基板2は、4H-SiC(000-1)種結晶上に改良レーリー法によって成長したインゴットを成長方向に平行にスライスし、鏡面研磨することによって作製した。基板は共にn型で、ショットキー障壁の容量 -電圧特性から求めた実効ドナー密度は 6×10^{18} c m^{-3} 、厚さは約 340μ mとした。そして、このSiC基板2上に、CVD法によって窒素ドープn型4H-SiC 層をエピタキシャル成長させた。

【0052】実施例3の試料(b)と同様に、 3×10^{18} c m⁻³から 1×10^{16} c m⁻³までドナー密度を階段的に変化させながら各層につき約 0.3μ mずつ、合計約

20 11. 5μ mのバッファ層4を形成した後、活性層6となる高純度n型4H-SiC層を成長させた。活性層のドナー密度は 6×10^{15} cm⁻³、膜厚は 16μ mである。なお、比較のためにバッファ層なしの試料も作製した。また、4H-SiC(0001)8度オフ基板上にも、同様にバッファ層および活性層を成長させてSiCウエハを作製した。主な成長条件は下記の通りである。

パッファ層:

SiH4流量

0. 30sccm

C3H8流量 N2流量 0. 20sccm 2x10-3~0. 5sccm

H2流量

3.0slm

基板温度 成長時間 1520℃ 60分

活性層:

SiH4流量 0.50sccm

C3H8流量

0.50sccm

N2流量

4x10-3sccm

H2流量

3.0slm

基板温度 成長時間 1520℃ 240分

 (0 【0053】さらに、このようにして作製した各SiC ウエハに、ショットキー電極12およびオーム性電極1 4を形成した。ショットキー電極12は活性層6の上面 に形成し、オーム性電極14はSiC基板2の下面に形 成した。また、ショットキー電極12にはチタン(Ti: 180nm)、裏面のオーム性電極14には1000℃で20 分間の熱処理を施したニッケル(Ni: 200nm)を用いた。 さらに、ショットキー電極12は円形で、直径100μ mから3mmの範囲で変化させた。

【0054】そして、ショットキー電極12端部での電 界集中を緩和するために、ホウ素(B)イオンを注入し

て高抵抗p型領域 (ガードリング) 16を形成し、ショットキーダイオードを完成させた。ホウ素イオンの注入は 120 ke V、80 ke V、50 ke V、30 ke Vの 4段階で行い、総ドーズ量は 3×10^{13} cm⁻² とした。また、ガードリングを形成するp型領域 16 の幅は 100 μm、このp型領域 16 とショットキー電極 12 の重なり部の幅は 10 μmである。また、イオン注入は室温で行い、注入イオン活性化のための熱処理 (アニール) はアルゴンガス雰囲気中 1550 ℃、30 分の条件で行った。なお、これらの選択的イオン注入用マスクや電極金属のパターニングには、フォトリソグラフィ技術を用いた。

【0055】図8は、作製したショットキーダイオード の典型的な電流密度-電圧特性を示すグラフである。こ れは4H-SiC(11-20) 基板上にバッファ層を 設けて成長したSiCウエハで作製したダイオードで、 電極直径は500μmである。逆方向特性では耐圧21 00 Vを達成し、しかも-1000 V印加時のリーク電 流も6×10-6A/cm²と小さい。順方向特性ではオ ン電圧 (電流密度100A/cm²時の電圧降下)が1. 2V、オン抵抗が $4\times10^{-3}\Omega$ c m² という非常に優れ た特性が得られた。電極面積が300μm以下の小さい ダイオードでは4H-SiC(0001)8度オフ基板 上でも同様のダイオード特性が得られたが、電極面積の 大きいダイオードでは両者の間に大きな差が見られた。 【0056】図9は、4H-SiC(11-20) 基板 (バッファ層あり、なしの2種類) および4H-SiC (0001) 8度オフ基板の計3種類のSiC基板上に 活性層を成長させたSiCウエハを用いて作製したショ ットキーダイオードの耐圧 (平均値) の電極面積依存性を 示すグラフである。各電極面積について、少なくとも1 2ケのダイオードを測定して耐圧の平均値を求めた。 4 H-SiC(0001)8度オフ基板上の成長層を用い て作製したショットキーダイオードでは、電極面積が5 ×10⁻³cm²~1×10⁻²cm²を越えると急激に耐圧 が低下する。4H-SiC(11-20)基板の場合で も、バッファ層を設けない場合は電極面積が1×10⁻² cm²程度より大きいダイオードは耐圧が低下する。

【0057】これに対して、4H-SiC(11-20) 基板上にバッファ層を設けて作製したエピタキシャル成長層を用いた場合には、 5×10^{-2} c m^2 程度の電極面積でも高い耐圧を維持しており、0.07 c m^2 の場合でも40%以上の歩留まりで1500 V以上の耐圧が得られた。また、耐圧だけでなく、-1000 V印加時のリーク電流密度の平均値を電極直径 500μ mのダイオードで比較すると、4H-SiC(0001)8 度オフ基板上に作製したダイオードでは 8×10^{-5} A/c m^2 、バッファ層のない(11-20)面上のダイオードで 6×10^{-5} A/c m^2 であるのに対して、バッファ層を設けた(11-20)面上のダイオードでは 1×1

0⁻⁵ A/c m² と最も小さかった。

【0058】これは、4H-SiC(11-20) 面を用いることによってSiC基板から活性層へのマイクロパイプやらせん転位の貫通が抑制され、しかもバッファ層の採用によって高品質SiC結晶が得られたからであると考えられる。また、4H-SiC(11-20) 面を用いることによって成長表面の平坦性がよくなり、ショットキー電極/SiC界面での電界集中が低減されるという効果もある。なお、この実施例ではショットキーダイオードの作製例を述べたが、エピタキシャル成長あるいはイオン注入で形成されたpn接合ダイオードやサイリスタの場合でも、4H-SiC(11-20) 基板、あるいは15R-SiC(11-20) 基板、あるいは15R-SiC(11-20) 基板を用いることが有効である。

【0059】 [実施例5] 本実施例では、(11-2 0) 基板および(0001) オフ基板により形成したS i Cウエハを用いて、図10に示すnチャネル反転型M OSFET20を作製した。用いたSiC基板2は、改 良レーリー法によって成長したインゴットをスライス し、鏡面研磨することによって作製した (1) 6 H-Si C (0001) 3. 5度オフ基板、 (2)6H-SiC (11-20) 基板、 (3) 4H-SiC (0001) 8 度オフ基板、 (4) 4 H - SiC (11-20) 基板、 (5) 15R-SiC (0001) 3. 5度オフ基板、お よび(6)15R-SiC(11-20)基板である。 【0060】SiC基板2は全てp型で、ショットキー 障壁の容量-電圧特性から求めた実効アクセプタ密度は $2 \times 10^{18} \, \mathrm{c} \, \mathrm{m}^{-3} \sim 5 \times 10^{18} \, \mathrm{c} \, \mathrm{m}^{-3}$ 、厚さは $3 \, 2 \, 0 \, \mu$ $m\sim340\mu m$ である。そして、各SiC基板2上に、 CVD法によってホウ素ドープp型SiC層をエピタキ シャル成長した。まず、実施例3の試料(b)と同様 に、8×10¹⁷ c m⁻³から1×10¹⁶ c m⁻³までアクセ プタ密度を階段的に変化させながら各層につき約0.4 μ mずつ、合計約1. 6μ mのバッファ層4を形成した 後、活性層6となる高純度p型SiC層を成長した。活 性層6のアクセプタ密度は5×10¹⁵cm⁻³、膜厚は5 μmである。主な成長条件は下記の通りである。

パッファ層: SiE4流量 0.30sccm

C3H8液量 0.20sccm

B2H6液量 8x10⁻⁵~7x10⁻³ sccm

E2流量 3.0slm 基板温度 1500℃ 成長時間 70分

括性層: SiH4流量 0.48sccm

C3田8流量 0.64sccm B2H6流量 4x10⁻⁶sccm

E2流量 3.0s1m 基板温度 1500℃ 成長時間 120分

さらに、ソース、ドレイン領域形成のために、窒素 (N) イオンを注入して低抵抗n型領域22,24を形成した。Nイオン注入は140keV、80keV、50keV、25keVの4段階で行い、総ドーズ量は8×10¹⁴cm⁻²とした。イオン注入は室温で行い、注入

【0061】このようにして作製したSiCウエハに、

 $\times 10^{14}$ c m⁻² とした。イオン注人は室温で行い、注入イオン活性化のための熱処理はアルゴンガス雰囲気中 1450 \mathbb{C} 、30 分の条件で行った。次に、ドライ酸化により Si C ウエハ1上に絶縁層 26 を形成した。酸化条件は、Si C (0001) オフ基板を用いる場合は 1150 \mathbb{C} 、3 時間であり、絶縁層 26 の厚さは 35 \sim

46 nmである。

【0062】次に、n型領域22,24上に、それぞれソース電極28、ドレイン電極30を形成した。ソース電極28およびドレイン電極30にはアルミ/チタン(Al:250nm、Ti:30nm)を用い、800℃で60分間の熱処理を施した。さらに、絶縁層26上に、A1製のゲート電極32(厚さ200nm)を形成し、その後、フォーミングガス(H2/N2)中で450℃、10分間の熱処理を行った。なお、これらの選択的イオン注入用マスクや電極金属のパターニングには、フォトリソグラフィ技術を用いた。

【 $0\,0\,6\,3$ 】また、 $MOSFET\,2\,0$ のチャネル長は $3\,0\,\mu$ m、チャネル幅は $2\,0\,0\,\mu$ m とした。さらに、 $S\,i$ C ($1\,1\,-\,2\,0$) 面上にMOSFETを作製する場合には、面方位を考慮して、ドレイン電流が $<\,0\,0\,0\,1>$ 方 40向または $<\,1\,-\,1\,0\,0>$ 方向に流れるようにした。

【0064】図11は、作製したMOSFETの典型的なドレイン特性を示すグラフである。これは4H-SiC(11-20)基板上に成長した活性層を用い、チャネルが<0001>軸に平行になっているMOSFETの特性である。線形領域と飽和領域が明確に観測され、しかもゼロゲートバイアス時にオフとなるノーマリオフ型のMOSFETとして良好な動作をしている。他の試料を用いたMOSFETでも、全てFET動作は確認されたが、チャネル移動度やしきい値電圧に違いが見られ50

た。

【0065】図12は、それぞれのMOSFETについて線形領域から求めた実効チャネル移動度の平均値を示す。各試料について少なくとも6個以上のMOSFETを評価してチャネル移動度を測定し、その平均を求めた。また、SiC(11-20)基板上に作製したMOSFETについては、<0001>に平行方向のチャネル移動度(μ/Λ)と<1-100>方向(<0001>軸に垂直な方向)のチャネル移動度(μ 1)とを求め、その10 比も示した。

18

【0066】図12から分かるように、6 H-S i C、4 H-S i C、15 R-S i Cともに μ Lで比較すると、(0001) オフ基板上に作製したMOSFETの方が高いチャネル移動度が得られている。この理由として、(11-20) 基板上の活性層6 ではステップバンチングに起因する表面粗さが低減され、極めて平坦なMOS界面が得られており、表面粗さによる散乱が低減されていることが考えられる。さらに、(0001) 基板と(11-20) 基板を比較すると、単位面積あたりのS i C結合ボンド数が(11-20) 面の方が少ないので、酸化腹を作製した時にMOS界面に形成される界面準位密度が(11-20) 面の方が少ないことが挙げられる。

【0067】次に、ポリタイプ毎に特性を比較すると、

6H-SiC (11-20) 基板上のMOSFETでは μ \perp が 7.4 cm^2 / V s と比較的高いものの、 μ // は 22 c m²/V s と小さい。これは、6 H-S i Cバルク中 の電子移動度の異方性と同様の傾向であるので、有効質 量や散乱因子の異方性が影響しているものと思われる。 いずれにせよ、このように面内で3倍以上の電気伝導の 異方性を示すデバイスは望ましくない。4H-SiCの 場合には、(0001) 8度オフ基板上のMOSFET ではチャネル移動度が 8. $4 \text{ cm}^2 / \text{V s}$ と非常に小さ いが、(11-20) 基板上では μ \perp = 46 c m^2 / V $s \times \mu / / = 5.5 c m^2 / V s となり、比較的良好な値で$ 異方性も小さい。一方、15R-SiC(11-20) 基板上のMOSFETでは、μ1=76cm²/Vs、 μ //=64cm²/Vsであり、4H-SiCより高いチ ャネル移動度が得られた。以上の結果から、4H-Si C(11-20), $bar{san}$ $bar{san}$ 0) 基板上に作製したMOMOSFETではチャネル移動 度が高く、かつ異方性が小さいので、高性能MOSFE T. IGBT (Insulated Gate Bipolar Transistor). MOSゲートサイリスタ等を作製するのに有効である。 【0068】なお、ここでは熱酸化によってゲート電極

用の絶縁層26を形成したが、CVD法によってSiO

2膜を堆積させる場合でも4H-SiCあるいは15R-

た、ここではMOS界面の特性を調べるために反転型M

SiC(11-20)を用いるのが効果的である。ま

OSFETを作製したが、4H-SiCあるいは15R

-10-

-SiC(11-20)を用いると良好な酸化膜/Si C界面特性が得られるので、他のデバイス作製にも適用 できる。例えば、SiC半導体デバイスに酸化膜を第一 層とする表面保護膜を熱酸化または化学気相堆積法で形 成する場合には、非常に安定で、界面におけるキャリヤ 生成速度の低い界面特性が得られる。

[0069]

【発明の効果】以上説明したように、本発明に係るSi Cウエハによれば、面方位がほぼ(11-20)のSi C基板を用いるため、ウエハ上にSiCの活性層をエピ 10 タキシャル成長させても、SiC基板の<0001>軸 方向に伸びるマイクロパイプやらせん転位は活性層には 到達しない。また、6H型ポリタイプのSiC基板と比 較して電子移動度の異方性が小さい4H型ポリタイプま たは15尺型ポリタイプの基板を用いるため、SiCウ エハ上に成長させた活性層における電子移動度の異方性 が低減される。さらに、SiC基板上にSiCからなる バッファ層が形成されているため、ウエハ上にSiC狧 性層を成長させた場合に、SiC基板とSiC活性層と の格子不整合による歪みが当該SiC活性層に発生する 20 ETのチャネル移動度を示す表である。 事態を防止することができる。

【図面の簡単な説明】

【図1】本発明のSiCウエハを示す図である。

【図2】SiC基板中のマイクロパイプおよびらせん転 位を示す図である。

【図3】異なるSiC基板上に成長させたSiC活性層 の表面状態を示す図である。

【図4】バッファ層の膜厚とX線ロッキングカーブのF WHMの関係を示すグラフである。

20

【図5】不純物密度が異なるパッファ層を備えたSiC ウエハを示す図である。

【図6】15R-SiC(11-20) 基板上に形成し たSiC活性層のX線ロッキングカーブを示すグラフで

【図7】本発明のSiCショットキーダイオードを示す 図である。

【図8】4H-SiC(11-20) 基板上に成長させ たSiC活性層を用いて作製したショットキーダイオー ドの電流-電圧特性を示す図である。

【図9】4H-SiCショットキーダイオードの電極面 積と耐圧との関係を示すグラフである。


【図10】本発明のMOSFETを示す図である。


【図11】4H-SiC(11-20) 基板上に成長さ せたSiC活性層を用いて作製したMOSFETの電流 - 電圧特性を示す図である。

【図12】複数のSiC基板を用いて作製したMOSF


【符号の説明】


1…SiCウエハ、2…SiC基板、4…バッファ層、 6…活性層、8…マイクロパイプ、10…らせん転位、 12…ショットキー電極、14…オーム性電極、26… 絶縁層、28…ソース電極、30…ドレイン電極、32 …ゲート電極。







[図2]









ORAIN VOLTAGE (V)

【図11】

基板面方位 $\mu_{\parallel}(\text{cm}^2/\text{Vs})$ $\mu_{\perp}(\text{cm}^2/\text{Vs})$ μ_{II}/μ_{\perp} 6H-SIC(0001) 63 6H-SiC(1120) 22 74 0.30 4H-SiC(0001) 8.4 4H-SIC(1120) 55 1.20 46 15R-SiC(0001) 65 (6) 15R-SiC(1120) 64 76 0.84

【図12】

フロントページの続き

(51) Int. Cl.	7 識別記号	FI		テーマコード(参考)
H01L	29/74	H01L 29	9/74	Q
	29/749			6 0 1 A
	29/78	29	9/78	3 0 1 B
// H01L	29/861			3 0 1 Q
		29	9/91	F
(74) 上記 3 名	3の代理人 100088155	(72) 発明者	木本 恒暢	
	弁理士 長谷川 芳樹 (外3名)		京都府京都市	i伏見区桃山町松平筑前1-39
(71) 出願人	000156938		-605	
	関西電力株式会社	(72) 発明者	塩見 弘	
	大阪府大阪市北区中之島3丁目3番22号		大阪府吹田市	前原町1−6−19
(71) 出願人	000005979	Fターム (参え	考) 4G077 A/	A03 AB01 AB07 AB10 BE08
	三菱商事株式会社		DS	304 DB07 EB01 ED05 EE04
	東京都千代田区丸の内2丁目6番3号		EI	F03 HA06 TA04
(71) 出願人	000002130		4M104 A/	A03 BB02 CC01 CC05 DD79
	住友電気工業株式会社		FI	F13 GG07 GG09
	大阪府大阪市中央区北浜四丁目5番33号		5F005 A	E09
(74) 上記 3 名の代理人 100088155			5F040 D/	AO5 DA22 DC02 EC10 ED03
	弁理士 長谷川 芳樹		Ei	102 FC11
(72) 発明者	松波 弘之		5F045 A	306 AC01 AD18 AE29 AF02
	京都府八幡市西山足立1-9		AF	F13 BB11 CA06 CB02 CB04
			D/	A59 EB15 EK03 GH02 HA04

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record.

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.